李致毅教授獲Beartice Winner Award最佳論文獎

記者張瑋欣／臺大報導

國立臺灣大學電機系暨電子所教授李致毅的論文 ”A 75GHz PLL in 90nm CMOS Technology”於2007年獲得ISSCC Beatrice Winner Award的最佳論文獎。在國內，李致毅是臺灣第一位獲獎人，國際上，本獎項也首度由非美、日、歐等先進國家獲獎。

The Beatrice Winner Award為國際固態電子電路會議（International Solid-State Circuits Conference，ISSCC)表彰錄取論文中之傑出作品，每年由技術委員與資深編輯選取一至三篇，評選的標準為技術上之創新與實用性，量測之精確性, 及編輯上文字簡潔度、理論清晰度、結構完整性、圖表效能、參考文獻之適切性等，為ISSCC六大論文獎之一。歷屆獲獎者包括柏克萊加大副校長Paul Gray，史丹福大學電機系資深教授Bruce Wooley等人。

李致毅的”A 75GHz PLL in 90nm CMOS Technology”為首度獲獎之臺灣論文。此論文以90奈米CMOS製程所設計，操作頻率為75GHz的鎖相迴路 (Phase-Locked Loop, PLL) 電路，為現代通訊產業的核心元件。值得一提的是，這顆電路是目前世界上所發表過最高速的單晶片鎖相迴路。透過特殊電路技巧，其速度甚至超越了以特殊高速製程 (SiGe, GaAs, 及 InP等) 所製作的晶片，對日後將成熟普及的超高速應用 (如60-GHz Indoor RF 及 77-GHz 車用雷達等)，提供重要指標性意義。特別是其獨特創新的電路設計，使該晶片在相位雜訊(Phase Noise)，參考頻雜訊(Reference Spurs)，及功率消耗(Power Consumption) 等方面的表現，都大幅超越傳統電路，這些因素可能是該篇論文受青睞的主因。

李致毅指出，在電路設計與製作的過程中，的確也遭遇到不小的困難。首先是在這麼高的頻率下，壓控震盪器 (Voltage-Controlled Oscillator) 與除頻器 (Frequency Dividers) 的操作頻率校準變得非常困難.。李致毅表示，研究團隊中劉明忠等幾位同學在電路佈局 (Layout)上，對繞線及寄生電容做了精準的估計與調整，使該電路得以順利運作。另外，由臺大電機系暨電子所教授汪重光主持的台大–聯發無線研究實驗室，更提供了充足的研究資源及先進的量測設備。李致毅強調，特別該感謝的還有台積電提供的先進奈米製程。這些支援都是極端重要而不可或缺的。

最後，李致毅提到，除了個人在學術上將更加積極進取、力求表現外，也希望學界和業界的先進和同好，能不吝賜教、共襄盛舉。他期待未來台灣的優秀論文或產品，能在國際上得到更多肯定，為臺灣的科技發展奠定穩固基石。